聯發科蔡力行：2奈米晶片9月設計定案 效能升功耗降

（中央社記者吳家豪、張建中台北20日電）聯發科執行長蔡力行今天在COMPUTEX主題演講宣布，聯發科2奈米產品將於今年9月設計定案（Tape out），相較3奈米製程，效能將提升15%，功耗下降25%。

COMPUTEX今天開幕，蔡力行進行主題演講，探討AI、6G、邊緣運算、雲端運算在數位轉型所扮演的角色，並展現聯發科如何將無所不在的智慧融合運算帶到所有人身邊的企業願景。

蔡力行談到聯發科的發展史，他說，聯發科善用能力、技術和創新，製造大量晶片，包括光碟機、DVD、功能手機、數位電視、WiFi、智慧手機、5G、Chromebook、旗艦手機晶片等。

蔡力行表示，過去10年，全球有超過200億台裝置由聯發科晶片驅動，地球上平均每人有2.5台裝置採用聯發科晶片。

他指出，高效能運算、AI加速器、先進無線連結及全球生態系是2024年成長動能，聯發科與台積電深入合作AI加速器的先進封裝。除台積電外，輝達（NVIDIA）、Android、安謀（Arm）、新思科技（Synopsys）、益華電腦（Cadence）是合作的生態系夥伴。

蔡力行說，聯發科加速AI創新，自邊緣到雲端，為每個人打造AI，包含生成式AI、代理AI，及如何在實際生活中運作。

訂閱《早安世界》電子報 每天3分鐘掌握10件天下事

請輸入正確的電子信箱格式

訂閱

感謝您的訂閱！

蔡力行表示，聯發科自2019年到2025年的中央處理器（CPU）效能提升3.1倍，繪圖處理器（GPU）效能提升7.4倍，神經網路處理器（NPU）效能提升29.1倍。最高負載應用的系統功耗降低65%，低負載應用系統功耗降低26%。

他並宣布，聯發科將採用2奈米製程技術，2奈米產品預計今年9月設計定案，將是大量的晶片，與3奈米製程相比，效能提升15%，功耗下降25%。（編輯：楊蘭軒）1140520

本網站之文字、圖片及影音，非經授權，不得轉載、公開播送或公開傳輸及利用。